請問PCI-E的電路板設計問題!(about layout)

請問各位高手

在設計PCI-E電路layout時

Tx & Rx兩條訊號傳遞線

Layout rule寬度通常為什麼都訂成5mil呢?

其實以實際layout出來的板子

兩條訊號線相距15,20mil也都OK

為什麼要訂這麼嚴謹呢?

請各位高手幫幫忙囉!!非常感謝!

(請說明原因)

已更新項目:

可以提供公式嗎?麻煩了>

2 個已更新項目:

我說的Layout rule寬度定成5mil是指Tx & Rx兩條中間寬5mil,

並不是其他的線喔....

2 個解答

評分
  • 1 0 年前
    最佳解答

    Tx & Rx兩條訊號傳遞線就是所謂差動訊號線

    差動訊號線在layout時需控制組抗值,

    知道所要控制的阻抗值後,

    可以由板厚跟層數跟板材質去推算線寬跟線距,

    所以"Layout rule寬度通常為什麼都訂成5mil"

    這並不是絕對值, 而是要由真正的"板厚跟層數跟板材質",

    再去計算所需的線寬線距,

    所以Layout rule寬度若是定5mil,

    layout時就必須保持5mil寬度,

    以免讓所需的組抗值變調!

    2006-07-29 00:27:11 補充:

    TX(傳送)RX(接收)是一組訊號,一組傳送一組接收,一般TX會有一對TXN(-)和TXP(+)的差動線,RX也會有一對RXN和RXP的差動線,一般是會要求TX-和TX+需保持一定線寬A跟線距B(組抗值),RX-和RX+也需保持一定線寬A跟線距B(組抗值),但是TX和RX間的距離一般應該是2倍線寬A或2倍線距B以上的距離(以SATA來講),這是避免訊號互相干擾,之前我是針對差動訊號線解釋組抗控制.我想知道PCI-E的TX&RX訊號線各有幾條?

    2006-07-29 00:27:34 補充:

    -----------------------------------------------我沒有公式耶@@"因為有專門的軟體可以計算組抗

    參考資料: 自己
  • 一凡
    Lv 4
    1 0 年前

    layout 時要考量PCB廠的製程能力,

    以目前的板廠而言,最小線寬大約在4mil左右,

    不過layout多少會抓一些buffer,,

    所以就以5mil作標準摟.....

還有問題?馬上發問,尋求解答。