W.B.G
Lv 6
W.B.G 發問時間: 教育與參考考試 · 1 0 年前

計算機結構的一題考古題

各位大大,小弟因為最近想準備碩士的在職專班,可能因為畢業太久,且我們之前上的計算機結構可能比較舊一點,下面的題目我不太了解,請問可以幫我講解一下嗎?尤其是那個3C's misses

(a) What is called 3C's misses for cache memory design. (b) How to reduce them ? (c)Explain your design techniques as many as you can.

1 個解答

評分
  • ?
    Lv 4
    1 0 年前
    最佳解答

    (a)

    Compulsory misses

    這是任何程式,或著說任何快取都會遇到的問題。

    因為程式或資料本身一開始並不在快取裡,所以當第一次需要

    去存取的時候,就會在cache裡遇到miss的情況。

    Capacity misses

    因為快取本身空間有限,只要你的程式或資料大於快取本身,

    一般來說這個miss跑不掉

    Conflict misses

    因為快取空間有限,所以在快取上同個位置空間,可對應到主記憶體的位置有多個,可謂一對多,因此這個衝突性本身就存在著。

    (b)

    Compulsory misses

    larger block size

    Capacity misses

    larger cache size

    Conflict misses

    higher associativity

    (c)

    不知道第二題是說減少它們的miss rate 還是miss penalty

    下面是增進hit time,並不能減少miss rate跟penalty,

    reducing hit time 換句話說就是 fast hit time

    這有很多種方法 例如...

    1. 小而簡易的cache -> 這樣index的時間縮短,減少hit time

    2. way prediction. 這方法是擷取direct mapped和2-way的優點。

    在cache裡增加額外的bit(s)來預測下次cache的存取會用到哪

    一個way(block)

    參考資料: 我的頭腦, 以前上課投影片
    • 登入以對解答發表意見
還有問題?馬上發問,尋求解答。